Как определить какое кол-во микроопераций требуется для выполнения
какой-либо макрокоманды и возможно ли это вообще?

| Сообщение посчитали полезным:

"макрокоманды" это чё такое просвети

| Сообщение посчитали полезным:

mov, test, popad и т.д и т.п

| Сообщение посчитали полезным:

А чё это они "макро". Скока я на асме кодил и не знал
Всмысле несколько тактов они весят?

| Сообщение посчитали полезным:

нет. Просто по научному так называются (это я так. Вы*бнуться решил)

| Сообщение посчитали полезным:

Luminescent пишет:
Всмысле несколько тактов они весят?
нет

| Сообщение посчитали полезным:

Ну дык че они макро?!

| Сообщение посчитали полезным:

Я же объяснил. Для народа они просто команды, а по научному макрокоманды.

| Сообщение посчитали полезным:

Ухты йопт... выйобище какоето...
Помоему есть справочники интеловские, по опкодам...

| Сообщение посчитали полезным:

Luminescent пишет:
Помоему есть справочники интеловские, по опкодам
Я знаю. А как из опкода узнать сколько процессору нужно декодировать микрокоманд?

| Сообщение посчитали полезным:

Есть таблы где усе расписано.
По размеру интрукцыи, если я не ошибаюсь, низзя определить

| Сообщение посчитали полезным:

Таблица-то у меня есть. Я думал может можно как-то самому определить.

| Сообщение посчитали полезным:

А те зачем ваще? Оптимизируеш штоль тогда кидай сюда кусок, посмотрим

| Сообщение посчитали полезным:

В поставку MASM в хелпе что ли лежит где-то файлик, где написано, сколько какая команда на каком проце хавает тактов.

| Сообщение посчитали полезным:

Мне кажется, что эта тема сложная, во всяком случае, я туда пока не лезу. =)
ИМХО, если что-то подобное можно получить из команд, то оно должно быть описано здесь:
"IA-32 Intel® Architecture
Software Developer’s
Manual
Volume 3:
System Programming Guide".
Глава:
"PERFORMANCE-MONITORING EVENTS".

А пояснения к событиям из таблиц можно найти здесь:
www.sesp.cse.clrc.ac.uk/

ЗЫ Если разберёшься, отпиши пожалуйста здесь.

-----
Всем привет, я вернулся

| Сообщение посчитали полезным:

юзай команды с eax(AL), они короче и быстрее выполняются

| Сообщение посчитали полезным:

[norwed] пишет:
Как определить какое кол-во микроопераций требуется для выполнения
какой-либо макрокоманды и возможно ли это вообще?
Так и не сказал, почему тебе это надо.
Нашел любопитную главу, описывающую P6 (т. е. Pentium Pro):
[url=http://www.cs.swan.ac.uk/~csneal/HPM/p6.html
]http://www.cs.swan.ac.uk/~csneal/HPM/p6.html
[/url]
Там есть такой пассаж:
Instructions are then taken, three at a time, by the instruction decoder. This consists of three separate decoders - two simple, one complex. The simple decoders are able to handle those instructions that can be represented by a single uop, and the complex instructions that are representable by upto four uops are handled by the third decoder. All this can be done in a single clock cycle: most instructions can be represented by a single uop, and most of the rest by four or less. The few remaining possibilities are handled by a microprogrammed decoder, which may take some number of cycles. The IA32 instruction set is complex, and instructions can have various modifiers. The worst case is several hundred uops - however, such cases will be very rare. The actual uops themselves are very similar to typical RISC instructions - three operands: two source, one destination.
В общем, согласно тексту, большинство инструкции транслируется до не более чем 4 uop, однако есть очень редкие случаи, когда могут понадобиться сотни uop. Насколько я понимаю, у Pentium 4 несколько разная архитектура, чем у Pentium III (последний из ряда P6), так что может быть, там трансляция, соотв. количество uop различается.

| Сообщение посчитали полезным:

newbb пишет:
Так и не сказал, почему тебе это надо.
Пишу статью по глубокой оптимизации программ на ассемблере путём декодирования команд в микрооперации. Я не хотел ничего пропустить, поэтому спросил.

| Сообщение посчитали полезным:

[norwed] пишет:
Пишу статью по глубокой оптимизации программ на ассемблере путём декодирования команд в микрооперации.
Название технически неверное. Декодирует команды процессор и повлиять на это нельзя. Можно только подобрать порядок команд, чтобы конвеер микрокоманд(который в П4 есть) работал оптимально. Можно учесть НТ(hyper threading), можно про кеш вспомнить. Иначе засмеют

| Сообщение посчитали полезным:

tundra37
Конвеерный тип обработки далеко не только в П4

-----
Недостаточно только получить знания:надо найти им приложение

| Сообщение посчитали полезным:

Rascal
Да он вообще появился во времена первых х86 =)

| Сообщение посчитали полезным:

mrX
Во-во
tundra37
Так что не выпендриваемся, а учим мат часть, Иначе засмеют ;)

-----
Недостаточно только получить знания:надо найти им приложение

| Сообщение посчитали полезным:

tundra37:
Наверное я знаю про что пишу. Не надо меня учить.
tundra37 пишет:
Можно учесть НТ(hyper threading), можно про кеш вспомнить
Причём тут это?

| Сообщение посчитали полезным:

tundra37 пишет:
Название технически неверное. Декодирует команды процессор и повлиять на это нельзя.
Если уж ты такой умный, то декодирует команды не процессор, а устройство декодирования, состоящее из трёх параллельно работающих декодеров.

| Сообщение посчитали полезным:

[norwed] пишет:
то декодирует команды не процессор, а устройство декодирования, состоящее из трёх параллельно работающих декодеров.
Согласен, только декодеров не всегда три, а только в относительно новых процессорах ))) с P3 и Athlon и выше

-----
"Пусть видят, что мы не шутим. Стволы для понта, ножи для дела" Lock, Stock & Two Smoking Barrels

| Сообщение посчитали полезным:

[norwed] пишет:
а устройство декодирования,
А устройство декодирования разве отдельно от процессора стоит
Поменяй формулировку : глубокой оптимизации программ на ассемблере путём учета процесса декодирования команд в микрооперации и все.
Rascal пишет:
Конвеерный тип обработки далеко не только в П4
Но только в П4 в конвеере находятся микрооперации.

| Сообщение посчитали полезным: